TSMC détaille, quelques semaines après Samsung Foundry, comment il compte graver des SoC en 3 nm. Dans une conférence téléphonique avec des investisseurs, le PDG de l'entreprise révèle être déjà en discussion avec des clients. Et affirme que son procédé de fabrication lui permettra de renforcer son avance sur la concurrence. En particulier Samsung. 

Cela fait deux mois que l'on sait comment Samsung Foundry compte graver des SoC en 3 nm. Restait à attendre de savoir comment son grand rival TSMC allait répondre : après une officialisation du développement de la technologie la semaine dernière, le fondeur taïwanais donne des infos sur l'avancement du développement de son procédé de fabrication 3 nm EUV.

TSMC donne de nouvelles info sur son procédé de gravure 3 nm

“Sur le 3 nm, le développement de la technologie progresse bien, et nous discutons déjà avec de premiers clients sur la définition de la technologie”, a expliqué C.C. Wei, le PDG de TSMC, lors d'une conférence téléphonique avec les investisseurs. Et d'ajouter : “nous attendons de notre technologie 3 nm qu'elle renforce encore davantage notre position de leadership loin dans le futur”.

Il faut souligner que ces déclarations ont peu lieu dans le contexte d'une conférence avec les investisseurs. TSMC ne donne pas, pour l'instant, beaucoup de détails sur sa technologie, alors que l'on sait déjà comment Samsung compte s'y prendre : le fondeur du groupe coréen utilisera un procédé qui consiste à graver des transistors avec la technologie MBCFET Nanosheet – dans lequel la “porte” du transistor entoure des nano-feuilles de semi-conducteur.

Lire aussi : iPhone – le fondeur TSMC est prêt pour graver les SoC en 5nm à l'horizon 2020

TSMC se contente de confirmer que son procédé est entièrement nouveau – et non pas une amélioration de son processus de gravure 5nm. La gravure proprement dite devrait reposer à la fois sur une litho-photographie à base de lumière ultraviolette profonde (DUV) et “extrême” (EUV). Pour l'heure, la firme ne donne néanmoins pas d'horizon pour la production des premiers SoC en 3 nm.

Source : TSMC